IN-CIRCUIT EMULATOR FOR MICROCONTROLLER HAVING DUAL CLOCK

Publication number: JP11259329 (A)

Publication date: 1999-09-24

Inventor(s):

NAGATOMO KENICHIRO

Applicant(s):

OKI MICRO DESIGN KK; OKI ELECTRIC IND CO LTD

Classification:

- international:


G06F11/22; G06F1/06; G06F11/22; G06F1/06; (IPC1-7): G06F11/22; G06F1/06

- European:

Application number: JP19980060766 19980312 Priority number(s): JP19980060766 19980312

Abstract of JP 11259329 (A)

PROBLEM TO BE SOLVED: To ensure reproduction of a program even when an emulation is stopped and started again in an in-circuit emulation a microcontroller having dual clocks. SOLUTION: An oscillating signal \$11 generated by an oscillator 11 is inputted to a clock selector circuit 14 as a clock to be substituted with a high-speed clock that a microcontroller has, and applied to a clock frequency divider circuit 13. The clock frequency divider circuit 13 divides the frequency of the oscillating signal S11, generates a low-speed clock CK3, applies it to an object circuit as well as to the clock selector circuit 14, thereby clocks CK3 and CK4 are synchronized. Thus, even when an emulation is stopped and restarted by an emulation control circuit 12 while the clock selector circuit 14 selects the clock CK4, the timing of the clocks CK3 and CK4 is not deviated even after restart.



Data supplied from the esp@cenet database — Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-259329

(43)公開日 平成11年(1999) 9月24日

(51) Int.Cl. ⁶	識別記号	FΙ	
G06F 11/22	3 4 0	G 0 6 F 11/22	340A
1/06		1/04	3 1 0 A

審査請求 未請求 請求項の数4 OL (全 9 頁)


(21)出願番号	特顧平10-60766	(71) 出願人 591049893
		株式会社 沖マイクロデザイン
(22)出顧日	平成10年(1998) 3月12日	宮崎県宮崎郡清武町大字木原7083番地
		(71) 出願人 000000295
		沖電気工業株式会社
		東京都港区虎ノ門1丁目7番12号
		(72)発明者 長友 憲一郎
		宮崎県宮崎市大和町9番2号 株式会社社
		マイクロデザイン宮崎内
		(74)代理人 弁理士 柿本 恭成

(54) 【発明の名称】 デュアルクロックを持つマイクロコントローラのインサーキットエミュレータ

(57)【要約】

【課題】 デュアルクロックを持つマイクロコントローラのインーキットエミュレータにおいて、エミュレーションの中断と再開を行っても、プログラムの再現性が確実にする。

【解決手段】 発振子11の生成する発振信号S11は、マイクロコントローラの持つ高速なクロックの代用となるクロックとしてクロック選択回路14に入力されると共に、クロック分周回路13に与えられる。分周回路13は発振信号S11を分周して低速のクロックCK。を生成し、対象回路に与えると共にクロック選択回路14に与える。よって、クロックCK₃及びCK₄は同期する。そのため、エミュレーション制御回路12で、クロック選択回路14がクロックCK₄を選択しているときにエミュレーションの中断と再開を行っても、再開後のクロックCK₃及びCK₄のタイミングがずれない。



本発明の第1の実施形態のインサーキットエミュレータ

【特許請求の範囲】

【請求項1】 第1のクロックと該第1のクロックよりも周波数が高い第2のクロックとからなる非同期な2系統のクロックを発生するマイクロコントローラのエミュレーションを行うときに用いられ、該マイクロコントローラの動作を代行し、該2系統のクロックの代用となる第3及び第4のクロックを対象回路に与える機能を有するデュアルクロックを持つマイクロコントローラのインサーキットエミュレータにおいて、

所定の周波数の発振信号を出力する発振子と、

前記エミュレーションを実行するときに前記発振信号を 通し、該エミュレーションを停止するときに該発振信号 を遮断するエミュレーション制御回路と、

前記エミュレーション制御回路を介した前記発振信号を 分周し、前記第1のクロックの代用となる前記第3のク ロックを生成して前記対象回路に与える分周回路と、

前記エミュレーション制御回路を介した前記発振信号を前記第2のクロックの代用となる前記第4のクロックとして入力すると共に前記第3のクロックを入力し、該第3または第4のクロックのいずれか一方を選択して前記対象回路に与えるクロック選択回路とを、備えたことを特徴とするデュアルクロックを持つマイクロコントローラのインサーキットエミュレータ。

【請求項2】 請求項1記載の発振子及びエミュレーション制御回路と、

前記エミュレーション制御回路を介した発振信号を分周 し、分周比の異なる複数の分周信号を生成する分周手段 と、

前記分周手段が生成した前記複数の分周信号から前記第 1のクロックの代用となる前記第3のクロックを選択し て前記対象回路に与える第1の周波数選択手段と、

前記分周手段が生成した前記複数の分周信号から前記第2のクロックの代用となる前記第4のクロックを選択する第2の周波数選択手段と、

前記第3及び第4のクロックを入力し、該第3または第4のクロックのいずれか一方を選択して前記対象回路に与えるクロック選択回路とを、備えたことを特徴とするデュアルクロックを持つマイクロコントローラのインサーキットエミュレータ。

【請求項3】 請求項1記載の発振子及びエミュレーション制御回路と、

前記第1及び第2のクロックにそれぞれ対応する非同期 な第5及び第6のクロックを発生する非同期クロック発 生手段と、

前記エミュレーション制御回路を介した前記発振信号を 分周し、前記第1のクロックの代用となる第3のクロッ クを生成する分周回路と、

前記第3及び第5のクロックを入力し、該第3または第 5のクロックを選択して前記対象回路に与える第1のクロック選択回路と、 前記エミュレーション制御回路を介した前記発振信号を前記第2のクロックの代用となる第4のクロックとして入力すると共に前記第6のクロックを入力し、前記第1のクロック選択回路が前記第3のクロックを選択しているときには該第4のクロックを選択し、該第1のクロック選択回路が前記第5のクロックを選択しているときには該第6のクロックを選択して出力する第2のクロック選択回路と、

前記第1のクロック選択回路から前記第3または第5のクロックを入力すると共に前記第2のクロック選択回路から前記第4または第6のクロックを入力し、該第3または第4のクロックの選択、或いは該第5または第6のクロックの選択を行って前記対象回路に与える第3のクロック選択回路とを、備えたことを特徴とするデュアルクロックを持つマイクロコントローラのインサーキットエミュレータ。

【請求項4】 請求項2記載の発振子、エミュレーション制御回路及び分周手段と、

前記分周手段が生成した複数の分周信号から前記第1の クロックの代用となる前記第3のクロックを選択する第 1の周波数選択手段と、

前記分周手段が生成した複数の分周信号から前記第2の クロックの代用となる第4のクロックを選択する第2の 周波数選択手段と、

前記第1及び第2のクロックにそれぞれ対応する非同期 な第5及び第6のクロックを発生する非同期クロック発 生手段と、

前記第3及び第5のクロックを入力し、該第3または第5のクロックを選択して前記対象回路に与える第1のクロック選択回路と、

前記第4のクロックを入力すると共に前記第6のクロックを入力し、前記第1のクロック選択回路が前記第3のクロックを選択しているときには該第4のクロックを選択し、該第1のクロック選択回路が前記第5のクロックを選択しているときには該第6のクロックを選択して出力する第2のクロック選択回路と、

前記第1のクロック選択回路から前記第3または第5のクロックを入力すると共に前記第2のクロック選択回路から前記第4または第6のクロックを入力し、該第3または第4のクロックの選択、或いは該第5または第6のクロックの選択を行って前記対象回路に与える第3のクロック選択回路とを、備えたことを特徴とするデュアルクロックを持つマイクロコントローラのインサーキットエミュレータ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、非同期な2系統の クロックを発生するデュアルクロックを持つマイクロコ ントローラのエミュレーションを行う際に用いられるデ ュアルクロックを持つマイクロコントローラのインサー キットエミュレータ(以下、単に、インサーキットエミュレータという)に関するものである。

[0002]

【従来の技術】図2は、従来のインサーキットエミュレ ータの要部を示す構成図である。デュアルクロックを持 つマイクロコントローラは、低速な第1のクロックCK , と高速な第2のクロックCK2とを発生する。これら のクロック CK_1 , CK_2 は非同期であり、該クロック CK、は、タイムベースカウンタやタイマ等の対象回路 の時間を測定する部分に与えられる。また、対象回路の 命令を実行する部分には、処理スピードや消費電流の関 係により、その低速なクロックCK、または高速なクロ ック CK_2 が選択されて与えられる。このようなマイク ロコントローラのプログラム開発に用いられるインサー キットエミュレータは、該マイクロコントローラと同等 の動作を行うと共に、プログラムの実行を中断させてマ イクロコントローラの内部状態を参照したり、実行の履 歴をとることにより、プログラムのデバックを行う。マ イクロコントローラの動作を代行する従来のインサーキ ットエミュレータは、そのクロックCK、を発生する発 振子1と、クロックCK2 を発生する発振子2とを備え ている。発振子1の出力側は、エミュレーション制御回 路3と、2入力のクロック選択回路4の一方の入力の端 子に接続されている。発振子2の出力側は、クロック選 択回路4の他方の入力端子とに接続されている。クロッ ク選択回路4の出力側がエミュレーション制御回路5に 接続されている。

【0003】図3は、図2の動作を示すタイムチャート である。この図3を参照しつつ、図2のインサーキット エミュレータを用いたエミュレーションを説明する。発 振子1は、クロックCK, を発生し、発振子2が該クロ ックCK1 よりも周波数が高いクロックCK2 を発生す る。クロック選択回路4は、クロックCK,またはCK 2 を選択してエミュレータ制御回路5へ出力する。エミ ュレーション制御回路3は、エミュレーションを継続す る期間に、クロック CK_1 をタイムベースカウンタ用の クロック CK_{TBC} として出力し、エミュレーションを中 断する場合には、該クロック CK_{TBC} の出力を停止す る。エミュレーション制御回路5は、エミュレーション を継続する期間に、クロック選択回路4から与えられた クロックCK, またはCK。を、対象回路の命令を実行 する部分に対するクロックCK_{CPU} として出力し、エミ ュレーションを中断するときには、該クロックCK_{CPU} の出力を停止する。

[0004]

【発明が解決しようとする課題】しかしながら、従来のインサーキットエミュレータでは、次のような課題があった。クロック選択回路 4 の選択により、クロック CK でいる場合において、プログラムのデバックのためにエミュレーションの

中断と再開を行う場合を考えると、この中断と再開は、 高速なクロックCK。の立上りまたは立下がりに同期し て行われる。低速のクロックCK、は、クロックCK。 に対して同期が取れてないため、例えば再開後に該クロ ックCK、は高速のクロックCK。の位相に関係なく、 立上って立下がる。そのため、この低速のクロックCK ₁ に相当するクロックCK_{TBC} を入力するタイムベース カウンタやタイマの設定値が変化し、本来とは異なるタ イミングで割り込みが発生する。図3を例にとって説明 すると、クロックCKTBC の1周期の期間は、クロック CK₂ が例えば4パルス含まれる期間 t 1 であり、本来 あるべきクロックCKTBC は、中断の直前の期間 t 2 と 直後の期間 t 3 との合計(t 2 + t 3) が周期の期間 t 1と等しいのが理想である。ところが、実際には、中断 の直前の期間 t 2 と直後の期間 t 4 との合計 (t 2+t 4) が、期間 t 1 よりも短くなり、本来あるべきクロッ クCK_{TBC} に対して期間 t 5のずれが生じる。なお、合 計(t2+t4)の期間が、期間t1よりも長くなる場 合もある。そのため、プログラムをデバックするため に、中断と再開を繰りかえす場合には、割り込みタイミ ングがずれるものとして評価すると共に、最終的にはプ ログラム全体を中断せず実行させて動作確認をする必要 があった。

[0005]

【課題を解決するための手段】前記課題を解決するため に、本発明のうちの第1の発明は、第1のクロックとこ の第1のクロックよりも周波数が高い第2のクロックと からなる非同期な2系統のクロックを発生するマイクロ コントローラのエミュレーションを行うときに用いら れ、マイクロコントローラの動作を代行し、その2系統 のクロックの代用となる第3及び第4のクロックを対象 回路に与える機能を有するインサーキットエミュレータ において、次のような発振子、エミュレーション制御回 路、分周回路、及びクロック選択回路を備えている。前 記発振子は、所定の周波数の発振信号を出力するもので ある。エミュレーション制御回路は、エミュレーション を実行するときに発振信号を通し、エミュレーションを 停止するときに発振信号を遮断する機能を有している。 分周回路は、エミュレーション制御回路を介して入力し た発振信号を分周し、第1のクロックの代用となる第3 のクロックを生成して対象回路に与える回路である。ク ロック選択回路は、エミュレーション制御回路を介した 発振信号を第2のクロックの代用となる第4のクロック として入力すると共に第3のクロックを入力し、第3ま たは第4のクロックのいずれか一方を選択して対象回路 に与える回路である。

【0006】このような構成を採用したことにより、第3のクロックと第4のクロックとは分周回路によって同期するようになる。ここで、マイクロコントローラのプログラムのデバックを行うためにエミュレーションの中

断を行う場合には、エミュレーション制御回路によって発振子の出力する発振信号が分周回路に与えられず、分周回路は、中断の直前の状態を維持したまま分周動作を停止する。エミュレーションを再開すると、エミュレーション制御回路が発振信号を分周回路に与える。これにより、分周回路が分周動作を再開するが、中断の状態からその分周動作を開始するので、第3及び第4のクロックの同期状態が崩れない。このような第3及び第4のクロックが与えられた対象回路は、中断の有り無しにかかわらず、第3及び第4のクロックのタイミングに応じた動作を行う。従って前記課題を解決できるのである。

【0007】第2の発明は、インサーキットエミュレー タにおいて、第1の発明と同様の発振子及びエミュレー ション制御回路を備えると共に、次のような分周手段、 第1の周波数選択手段、第2の周波数選択手段及びクロ ック選択回路を設けている。前記分周手段は、エミュレ ーション制御回路を介した発振信号を分周し、分周比の 異なる複数の分周信号を生成する手段である。第1の周 波数選択手段は、第1のクロックの代用となる第3のク ロックを分周手段が生成した複数の分周信号から選択し て対象回路に与える手段である。第2の周波数選択手段 は、第2のクロックの代用となる第4のクロックを分周 手段が生成した複数の分周信号から選択する手段であ る。クロック選択回路は、第3及び第4のクロックを入 力し、これら第3または第4のクロックのいずれか一方 を選択して前記対象回路に与える回路である。このよう な構成を採用したことにより、分周手段によって複数の 分周信号が生成され、第1及び第2の周波数選定手段に よって第3及び第4のクロックが、複数の分周信号から 選択される。そのため、第3及び第4のクロックは第1 の発明と同様に同期し、この同期状態は、エミュレーシ ョンの中断と再開では変化しない。また、第3及び第4 のクロックは、分周比が異なる分周信号から選択できる ので、該第3及び第4のクロックの周波数の設定が可変 になる。

【0008】第3の発明は、インサーキットエミュレータにおいて、第1の発明と同様の発振子及びエミュレーション制御回路を備えると共に、次のような非同期クロック発生手段、分周回路及び第1~第3のクロック選択回路を設けている。前記非同期クロック発生手段は、第1及び第2のクロックにそれぞれ対応する非同期な第5及び第6のクロックを発生するものである。分周回路は、エミュレーション制御回路を介した発振信号を分別し、第1のクロックの代用となる第3のクロックを達成する回路である。第1のクロック選択回路は、第3のクロックを選択して対象回路に与える機能を有している。第2のクロック選択回路は、エミュレーション制御回路を介した発振信号を第2のクロックの代用となる第4のクロックとして入力すると共に第6のクロックを入

力し、第1のクロック選択回路が第3のクロックを選択しているときにはその第4のクロックを選択し、第1のクロック選択回路が第5のクロックを選択しているときにはその第6のクロックを選択して出力する機能を有している。

【0009】第3のクロック選択回路は、第1のクロッ ク選択回路から第3または第5のクロックを入力すると 共に第2のクロック選択回路から第4または第6のクロ ックを入力し、これらの第3または第4のクロックの選 択、或いは第5または第6のクロックの選択を行って対 象回路に与える回路である。このような構成を採用した ことより、分周回路により、第1の発明と同様に第3の クロックが生成される。第3及び第4のクロックは同期 したものであるが、非同期クロック発生手段から出力さ れる第5及び第6のクロックは非同期である。第1のク ロック選択回路が第3のクロックを選択して対象回路に 与えているときには、第2のクロック選択回路によって 第4のクロックが選択され、第3のクロック選択回路に よってその第3または第4のクロックが選択されて対象 回路に与えられる。一方、第1のクロック選択回路が第 5のクロックを選択して対象回路に与えているときに は、第2のクロック選択回路によって第6のクロックが 選択され、第3のクロック選択回路によってその第5ま たは第6のクロックが選択されて対象回路に与えられ る。そのため、第3及び第4のクロックばかりでなく、 第5及び第6のクロックも対象回路に与えることが可能 になる。

【0010】第4の発明は、インサーキットエミュレータにおいて、第2の発明と同様の発振子、エミュレーション制御回路及び分周手段とを備えると共に、次のような第1及び第2の周波数選択手段、非同期クロック発生手段、及び第1~第3のクロック選択回路を設けている。前記第1の周波数選択手段は、分周手段が生成した複数の分周信号から第1のクロックの代用となる第3のクロックを選択する手段である。第2の周波数選択手段は、分周手段が生成した複数の分周信号から第2のクロックの代用となる第4のクロックを選択する手段である。非同期クロック発生手段は、第1及び第2のクロックを発生するものである。

【0011】第1のクロック選択回路は、第3のクロックと第5のクロックとを入力し、該第3または第5のクロックを選択して前記対象回路に与える回路である。第2のクロック選択回路は、第4のクロックを入力すると共に第6のクロックを選択しているときにはその第4のクロックを選択しているときにはその第4のクロックを選択しているときにはその第6のクロックを選択しているときにはその第6のクロックを選択して出力する回路である。第3のクロック選択回路は、第1のクロック選択回路から第3または第5のクロック

を入力すると共に第2のクロック選択回路から第4また は第6のクロックを入力し、第3または第4のクロック の選択、或いは第5または第6のクロックの選択を行っ て対象回路に与える回路である。このような構成を採用 したことにより、分周手段によって第2の発明と同様の 複数の分周信号が生成され、第1及び第2の周波数選択 手段により、第3及び第4のクロックが選択される。第 3及び第4のクロックは同期したものであるが、非同期 クロック発生手段から出力される第5及び第6のクロッ クは非同期である。第1のクロック選択回路が第3のク ロックを選択して対象回路に与えているときには、第2 のクロック選択回路によって第4のクロックが選択さ れ、第3のクロック選択回路によってその第3または第 4のクロックが選択されて対象回路に与えられる。― 方、第1のクロック選択回路が第5のクロックを選択し て対象回路に与えているときには、第2のクロック選択 回路によって第6のクロックが選択され、第3のクロッ ク選択回路によってその第5または第6のクロックが選 択されて対象回路に与えられる。そのため、第3及び第 4のクロックばかりでなく、第5及び第6のクロックも 対象回路に与えることが可能になる。

[0012]

【発明の実施の形態】第1の実施形態

図1は、本発明の第1の実施形態を示すインサーキット エミュレータの構成図である。このインサーキットエミ ュレータは、非同期な第1のクロックCK,及び第2の CK。を持つマイクロコントローラのエミュレーション を行うものであり、所定の周波数で発振して発振信号S 11を出力する発振子11を備えている。発振子11の 出力側は、エミュレーション制御回路12に接続され、 該エミュレーション制御回路12の出力側が、複数の縦 続接続された遅延型フリップフロップ(以下、D-FF という) 13_1 , 13_2 , …, 13_N で構成された分周 回路13の入力端子と、2入力のクロック選択回路14 の一方の入力端子とに、接続されている。エミュレーシ ョン制御回路12は、エミュレーションを実行している ときに、に発振信号S11を分周回路13及びクロック 選択回路14に与え、エミュレーションを中断するとき には該発振信号S11を分周回路13及びクロック選択 回路14に対して遮断する回路である。

【0013】分周回路13は、発振信号S11を分周してクロック CK_1 の代用となる第3のクロック CK_3 を生成するものである。分周回路13中の各D $-FF13_1$ ~13 $_N$ は、クロック端子とデータ入力端子Dと正相データ出力端子Qと反転データ出力端子Q/とをそれぞれ有している。各反転データ出力端子が該データ入力端子Dに接続されている。初段のD $-FF13_1$ のクロック端子に発振信号S11が入力され、該D $-FF13_1$ の反転データ出力端子Q/が2段目のD $-FF13_2$ のクロック端子に接続されている。以下、同様に各D-F

F13 $_2\sim$ 13 $_{N-1}$ の反転データ出力端子Q/が後段側のD-FF13 $_3\sim$ 13 $_N$ のクロック端子にそれぞれ接続されている。最終段のD-FF13 $_N$ の反転データ出力端子Qが図示しない対象回路のタイムベースカウンタやタイマ等の時間を測定する部分と、クロック選択回路14の他方の入力端子とに接続されている。クロック選択回路14位、発振信号S11をクロックCK $_2$ の代用となる第4のクロックCK $_4$ として入力し、入力されたクロックCK $_3$,CK $_4$ を選択していずれか一方を出力するものであり、該クロック選択回路14の出力側が、図示しない対象回路の命令を実行する部分に接続されている。

【0014】図4は、図1の動作を示すタイムチャートであり、この図4を参照しつつ、図1のインサーキットエミュレータを用いたエミュレーションを説明する。マイクロコントローラのエミュレーションを継続して行うときは、発振子11の発生する発振信号S11が、エミュレーション制御回路12を介して分周回路13に与えられる。分周回路13は、内部のDーFF13 $_1$ ~13 $_1$ 0段数に応じて発振信号S11の分周を行い、クロックCK $_2$ 8 を出力する。このクロックCK $_3$ 8 が、タイムベースカウンタやタイマ等に与えるクロックCK $_{TBC}$ 8 になる。

【0015】クロック CK_3 と発振信号S11とは、クロック選択回路14にも与えられる。クロック選択回路14は発振信号S11をクロック CK_2 の代用となるクロック CK_4 として入力し、選択により、クロック CK_3 または CK_4 のいずれかを出力する。クロック選択回路14の出力するクロック CK_3 または CK_4 が、対象回路の命令を実行する部分に、クロック CK_{CPU} として与えられる。

【0016】例えばクロック選択回路14で高速側のク ロックCK4を選択している場合において、エミュレー ションを中断するときには、エミュレーション制御回路 12により、発振信号S11の分周回路13及びクロッ ク選択回路14に対する供給が停止される。その結果、 分周回路13は分周動作を行わず、該分周回路13のD $-FF13_1 \sim 13_N$ の状態は中断の直前の状態に維持 される。クロック選択回路14もクロックCK_{CPU} (C K₄) の対象回路への供給を停止する。エミュレーショ ンを再開する場合には、エミュレーション制御回路12 を介して、発振信号S11が分周回路13及びクロック 選択回路14に供給される。これにより、分周回路13 の分周動作が開始される。ここで、再開時には各D-F F131~13N が中断の状態から動作を開始するの で、中断を挟んで再開した場合のクロックCKTBC の1 周期は、本来あるべき CK_{TBC} の期間 t 7及び t 8 の合 計(t7+t8)と等しく、中断を挟まない1周期の期 間 t 6 と等しい。以上のように、この第1の実施形態で は、発振子11の発生する発振信号S11を高速なクロ

ック CK_4 とすると共に、該発振信号S11を分周回路 13で分周して低速のクロック CK_3 を生成するので、クロック選択回路 14でクロック CK_4 を選択しているときに、エミュレーションを中断して再開しても、クロック CK_{TBC} となるクロック CK_3 のタイミングが、クロック CK_{CPU} に対してずれることがなくなり、エミュレーションの再現性が改善され、エミュレーションの中断を利用するプログラムのデバックが容易になる。

【0017】第2の実施形態

図5は、本発明の第2の実施形態を示すインサーキット エミュレータの構成図である。このインサーキットエミ ュレータは、第1の実施形態と同様に接続された発振子 21及びエミュレーション制御回路22を備えると共 に、第1の実施形態にはない、複数の分周信号を生成す る分周手段23と、高速クロック周波数選択回路24 と、低速クロック周波数選択回路25とが設けられてい る。分周手段23は、複数段の縦続接続された複数のD $-FF23_{H1}$, 23_{H2} , ..., 23_{HK} , 23_{L1} , 23_{L2} , …, 23_{LM}を有している。D-FF23_{H1}のクロック端 子は、エミュレーション制御回路22の出力端子に接続 され、該D-FF23_{H1}の反転データ出力端子が、該D -FF23_{H1}のデータ入力端子D及びD-FF23_{H2}の クロック端子に接続されている。以下同様に、各D-F F23_{H2}~23_{LM-1}の反転データ出力端子Q/は、D-FF23_{H2}~23_{LM-1}のデータ入力端子Dに接続される と共に、D-FF23_{H3}~23_{LM}のクロック端子に接続 されている。

【0018】各D-FF23_{H1}~23_{LM}は、エミュレー ション制御回路22を介して与えられた発振信号S21 を順に分周するようになっており、該各D-FF23_H ~23_mの正相データ出力端子Qからは、複数の分周比 の異なる分周信号が出力される構成になっている。各D -FF23_{H1}~23_{LM}の正相データ出力端子Qには、ス リーステートバッファ 2 6_{H1}, 2 6_{H2}, …, 2 6_{HK}, 2 6_{1.1}, 26_{1.2}, …, 26_{1.M}がそれぞれ接続されている。 これらのうちのスリーステートバッファ26L1~26LM は、低速クロック周波数選択回路25と相俟って第1の 周波数選択手段を形成し、マイクロコントローラの低速 側の第1のクロックCK,の代用となる第3のクロック CK3 の周波数を選択する機能を有している。スリース テートバッファ 26_{L1} ~ 26_{LM} の出力端子は、図示しな い対象回路のタイムベースカウンタやタイマ等の時間を 測定する部分に接続されると共に、2入力のクロック選 択回路27の一方の入力端子に一括して接続されてい る。一方、スリーステートバッファ 26_{HI} ~ 26_{HK} は、 高速クロック周波数選択回路24と相俟って、第2の周 波数選択手段を形成し、マイクロコントローラの高速側 の第2のクロックCK2の代用となる第4のクロックC K₄ の周波数を選択する機能を有している。このスリー ステートバッファ26_{H1}~26_{HK}は、クロック選択回路

27の他方の入力端子に一括して接続されている。クロック選択回路27の出力端子が、図示しない対象回路の命令を実行する部分に接続されている。

【0019】次に、図5のインサーキットエミュレータ を用いたエミュレーションを説明する。マイクロコント ローラのエミュレーションを行うときは、発振子21の 発生する発振信号S21が、エミュレーション制御回路 22を介して分周手段23に与えられる。分周回路23 のD-FF23_{H1}~23_{HK}は発振信号S21の分周を順 に行い、分周比の異なる分周信号をそれぞれ生成して正 相データ出力端子Qから出力する。高速クロック周波数 選択回路24は、例えばハードウエアスイッチ或いはイ ンサーキットエミュレータのコマンドに応じた制御信号 を送出してスリーステートバッファ 2 6_{H1}~2 6_{HK}のう ちの1つを選択し、分周信号の1つを選択する。この選 択された分周信号がクロックCK₄となり、クロック選 択回路27に入力される。分周手段23の各D-FF2 3_{1.1}~23_{1.M}は、D-FF23_{HK}の反転データ出力端子 Q/から与えられた信号の分周を順に行い、分周比の異 なる分周信号をそれぞれ生成して正相データ出力端子Q からそれぞれ出力する。低速クロック周波数選択回路2 5は、例えばハードウエアスイッチ或いはインサーキッ トエミュレータのコマンドに応じた制御信号を送出して スリーステートバッファ 26_{Li} ~ 26_{LM} のうちの1つを 選択し、分周信号の1つを選択する。この選択された分 周信号が、クロックCK3 としてクロック選択回路27 に入力されると共に、タイムベースカウンタやタイマー に与えるクロックCK_{TBC} として対象回路に供給され る。クロック選択回路27はインサーキットエミュレー タのコマンドに応じ、入力されたクロックCK。及びク ロックCK₄ のいずれか一方を選択し、命令を実行する 部分に対するクロックCK_{CPU} として対象回路に出力す

【0020】エミュレーションの中断を行う場合には、 エミュレーション制御回路22が、分周手段23に対す る発振信号S21の供給の停止する。これにより、分周 手段23が、第1の実施形態と同様に、中断の直前の状 態を維持する。エミュレーションを再開する場合には、 再び分周手段23に発振信号S21が与えられ、該分周 手段23が、維持された中断の状態から分周動作を開始 する。分周手段23の出力する分周信号から選択された クロック CK_3 及び CK_4 は同期しているので、クロッ ク選択回路27がクロックCK4を選択している場合で も、クロックCK。及びCK4のタイミングがずれるこ とがない。以上のように、この第2の実施形態では、分 周手段23、高速クロック周波数選択回24、低速クロ ック選択回路25及びスリーステートバッファ26_{H1}~ 26_{LM}を設け、周波数が異なるクロックCK₃及びCK 4 を複数の分周信号から選択できる構成にしたので、第 1の実施形態と同様にクロックCK_{CPU} とクロックCK TBC とのタイミングのずれがなくなり、1命令毎にデバックを行うようなマイクロコントローラのエミュレーションが容易にできるばかりでなく、さらに、様々な周波数を想定してプログラムのデバックを行えるようになる。

【0021】第3の実施形態

図6は、本発明の第3の実施形態を示すインサーキット エミュレータの構成図であり、第2の実施形態の図5中 の要素と共通の要素には共通の符号が付されている。第 1及び第2の実施形態では、クロックCK3とクロック CK₄ とが必ず同期している。これはマイクロコントロ ーラのプログラムをデバックする場合をサポートするた めであり、実際のマイクロコントローラの出力する第1 及び第2のクロックCK₁ , CK₂ は、該クロックCK 3, CK₄ とは異なって非同期である。よって、第3の 実施形態は、実際のクロック CK1, CK2 に対応する 非同期な第5のクロックCK5 及び第6のクロックCK 6 も、選択にって対象回路に供給できるようにしたもの ものである。このインサーキットエミュレータは、例え ば、第2の実施形態と同様の発振子21、エミュレーシ ョン制御回路22、分周手段23、高速クロック周波数 選択回路24、低速クロック周波数選択回路25、及び スリーステートバッファ26_{H1}~26_{LM}を備え、これら が第2の実施形態と同様に接続されている。このインサ ーキットエミュレータには、さらに、非同期クロック発 生手段30と、第1のクロック選択回路である低速クロ ック選択回路33と、第2のクロック選択回路である高 速クロック選択回路34と、該低速クロック選択回路3 3及び高速クロック選択回路34に接続された第3のク ロック選択回路36とが設けられている。

【0022】非同期クロック発生手段30は、クロック CK5 *発生する低速クロック発生回路31と、クロッ クCK₆を発生する高速クロック発生回路32とを有し ている。低速クロック選択回路33は、スリーステート バッファ26 $_{L1}$ ~26 $_{LM}$ によって選択されたクロックC K_3 とクロック CK_5 とを入力し、エミュレーションの モードによっていずれか一方を選択して出力する。低速 クロック選択回路33は対象回路のタイムベースカウン タやタイマ等に接続され、選択して出力するクロックC K₃ またはCK₅ をクロックCK_{TBC} として出力すると 共に、該クロックCK3 またはCK5 を2入力のクロッ ク選択回路35の一方の入力端子へ与える接続になって いる。高速クロック選択回路34は、スリーステートバ ッファ26_{HI}~26_{HK}によって選択されたクロックCK $_4$ とクロック CK_6 とを入力し、エミュレーションのモ ードによっていずれか一方を選択して出力するものであ り、低速クロック選択回路33がクロックCK。を選択 しているときにはクロックCK4 を選択し、該低速クロ ック選択回路33がクロックCK5 を選択しているとき にはクロックCK。を選択するようになっている。クロ

ック選択回路 34の出力端子はクロック選択回路 35の他方の入力端子に接続されている。クロック選択回路 35は、与えられたクロックの選択を行うものであり、クロック 250 またはクロック 250 を選択して一方を対象回路にクロック 250 として出力するか、或いは、クロック 250 または 250 をして出力するようになっている。

【0023】次に、図6のインサーキットエミュレータ を用いたエミュレーションを説明する。発振子21、エ ミュレーション制御回路22、分周手段23、高速クロ ック周波数選択回路24、低速周波数選択回路25、及 びスリーステートバッファ 26_{H1} ~ 26_{LM} は、第2の実 施形態と同様に動作し、周波数が可変のクロックCK。 及びクロックCK4 を選択する。中断と再開を伴うプロ グラムのデバックを行うエミュレーションでは、低速ク ロック選択回路33がクロックCK3 を選択し、対象回 路へクロックCK_{TBC} として出力する。高速クロック選 択回路34は、クロックCK₄を選択し、クロック選択 回路35は、クロックCK3 またはCK4のいずれかー 方を選択して対象回路にクロックCK_{CPU} として出力す る。中断と再開を伴わないエミュレーションを行う場合 には、低速クロック選択回路33が非同期クロック発生 手段30の出力するクロック CK_5 を選択し、対象回路 ヘクロックCK_{TBC} として出力する。高速クロック選択 回路34は、クロックCK。を選択し、クロック選択回 路35は、クロック CK_5 または CK_6 のいずれか一方 を選択し、対象回路にクロックCK_{CPU} として出力す る。以上のように、本実施形態では、低速クロック発生 回路31及び高速クロック発生回路32を有する非同期 クロック発生手段30と、低速クロック選択回路33 と、高速クロック選択回路34とを設けたので、第2の 実施形態と同様に、同期のとれた周波数が可変のクロッ クCK。及びCK』を対象回路に与え、中断と再開を伴 うプログラムのデバックを行うことができるばかりでな く、実際のマイクロコントローラと同様に、非同期なク ロック CK_5 及び CK_6 を対象回路に与えることができ る。そのため、実際のマイクロコントローラとまったく 同じ条件でのプログラムのデバックも可能になる。

【0024】なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。例えば、第3の実施形態では、第2の実施形態のインサーキットエミュレータに低速クロック発生回路31及び高速クロック発生回路32を有する非同期クロック発生手段30と、低速クロック選択回路34とを設けた例を説明しているが、第1の実施形態のインサーキットエミュレータに、低速クロック発生回路31及び高速クロック発生回路32を有する非同期クロック発生手段30と、低速クロック選択回路33と、高速クロック選択回路34とを設けてもよい。このようにすると、第1

の実施形態のインサーキットエミュレータも、非同期な クロック CK_5 及び CK_6 を対象回路に与えることができるようになる。

[0025]

【発明の効果】以上詳細に説明したように、第1の発明 によれば、発振子とエミュレーション制御回路と分周回 路を備え、発振子の発生する発振信号を高速な第4のク ロックとすると共に、発振信号を分周回路で分周して低 速の第3のクロックを生成するようにしたので、マイク ロコントローラの第1及び第2のクロックの代用になる 第3及び第4のクロックが同期するようになり、エミュ レーションを中断して再開しても、該第3及び第4のク ロックのタイミングが、ずれなくなり、エミュレーショ ンの再現性が改善され、エミュレーションの中断を利用 するプログラムのデバックが容易になる。第2の発明に よれば、発振子とエミュレーション制御回路と分周手段 と第1及び第2のクロック周波数選択回路とを設けたの で、マイクロコントローラの第1及び第2のクロックの 代用となる第3及び第4のクロックが同期すると共に、 周波数がそれぞれ可変になる。そのため、周波数を変化 させたプログラムのデバックが可能になる。第3の発明 によれば、第1の発明のインサーキットエミュレータに 対し、非同期クロック発生手段と、第1~第3のクロッ ク選択回路を設けたので、同期する第3及び第4のクロ ックばかりでなく、マイクロコントローラと同様に非同 期な第5及び第6のクロックも対象回路に与えることが 可能になり、実際のマイクロコントローラに近いプログ ラムのデバックが行えるようになる。第4の発明によれ ば、第2の発明のインサーキットエミュレータに対し、

非同期クロック発生手段と、第1~第3のクロック選択 回路を設けたので、同期する第3及び第4のクロックば かりでなく、マイクロコントローラと同様に非同期な第 5及び第6のクロックも対象回路に与えることが可能に なり、実際のマイクロコントローラに近いプログラムの デバックが行えるようになる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態を示すインサーキット エミュレータの構成図である。

【図2】従来のインサーキットエミュレータの要部を示す構成図である。

【図3】図2の動作を示すタイムチャートである。

【図4】図1の動作を示すタイムチャートである。


【図5】本発明の第2の実施形態を示すインサーキットエミュレータの構成図である。

【図6】本発明の第3の実施形態を示すインサーキット エミュレータの構成図である。


【符号の説明】

11, 21	発振子
12, 22	エミュレーション制御回路
1 3	分周回路
14, 27, 35	クロック選択回路
2 3	分周手段
2 4	高速クロック周波数選択回路
2 5	低速クロック周波数選択回路
3 0	非同期クロック発生手段
3 3	低速クロック選択回路
3 4	高速クロック選択回路
$CK_3 \sim CK_6$	第3~第6のクロック

【図1】




本発明の第1の実施形態のインサーキットエミュレータ




【図2】

従来のインサーキットエミュレータ

[図3]





本発明の第2の実施形態のインサーキットエミュレータ

本発明の第3の実施形態のインサーキットエミュレータ